WWW.MASH.DOBROTA.BIZ
БЕСПЛАТНАЯ  ИНТЕРНЕТ  БИБЛИОТЕКА - онлайн публикации
 

«процессоров AMD (Часть 2) Курсы лекций «ЭВМ и периферийные устройства» Факультатив Лектор - доцент, к.т.н. Кузьмин Александр Александрович Процессор AMD Athlon Выпуск ...»

Технические особенности и

новаторские решения

процессоров AMD (Часть 2)

Курсы лекций «ЭВМ и периферийные устройства»

Факультатив

Лектор - доцент, к.т.н .

Кузьмин Александр Александрович

Процессор AMD Athlon

Выпуск процессора Athlon летом 1999 года стал самым успешным

проектом в истории AMD. Компания выпустила первый процессор

седьмого поколения (у него было достаточно много радикальных

архитектурных отличий от Pentium II/III и К6-III, чтобы заслужить

название процессора следующего поколения), и это означало также, что они вырвали технологическое лидерство у Intel .

Athlon - процессор, с помощью которого AMD надеялась увеличить реальное конкурентоспособное присутствие в корпоративном секторе, помимо его уже состоявшегося преимущества на потребительском рынке и рынке трехмерных игр. Ядро размещалось на кристалле в 102 квадратных миллиметров и содержало приблизительно 22 млн. транзисторов .

© КСПТ Кузьмин А.А. 2 Основные структурные элементы ядра Athlon Структура процессора AMD Athlon © КСПТ Кузьмин А.А. 3 Основные элементы ядра Athlon Декодеры Три полных декодера переводят х86-команды в макрооперации (MacroOPs) с фиксированной длиной для более высокой пропускной способности команд и увеличения мощности обработки. Вместо того чтобы выполнять х86 команды с длиной 1-15 байтов, процессор Athlon выполняет макрооперации фиксированной длины .

Блок контроля команд Как только макрооперация расшифрована, за цикл посылаются до трех макроопераций блоку управления инструкциями (ICU). Это буфер перенаправления макроопераций с 72 входами (ROB), который управляет выполнением каждой макрооперации в целом, осуществляет переименование регистра для операндов, управляет любыми условиями исключения и действиями команды. Блок ICU посылает макрооперацию планировщику исполнения .



© КСПТ Кузьмин А.А. 4 Основные элементы ядра Athlon (продолжение) Конвейеры исполнения Athlon содержит 18-разрядный планировщик макроопераций и 36-разрядный планировщик операций мультимедиа и с плавающей точкой. Эти планировщики распределяют MacroOPs по девяти независимым конвейерам - три для вычислений с ФТ, три для вычисления адресов и три для выполнения команд ММХ, 3DNow! и операций с плавающей точкой для х87 .

Суперскалярный блок плавающей точки FPT Предыдущие центральные процессоры AMD были недостаточно производительными при работе с плавающей точкой по сравнению с Intel. К этому недостатку более чем ответственно отнеслись в Athlon, который характеризуется суперскалярной архитектурой, включающей три конвейера выполнения команд с плавающей точкой вне естественного порядка - FMUL (перемножение с плавающей точкой), FADD (сложение с плавающей точкой) и FSTORE (запись с плавающей точкой) .

«Суперскалярность» означает способность центрального процессора выполнять более одной команды за такт процессора. Athlon же может выполнять одну операцию над 32- битовым числом с плавающей точкой за такт процессора, что дает производительность в 2.4 Гфлопс при частоте в 600 МГц .

© КСПТ Кузьмин А.А. 5 Основные элементы ядра Athlon (продолжение) Прогнозирование переходов Процессор Athlon предлагает сложную динамическую логику прогнозирования ветвления, чтобы минимизировать или устранить задержки из-за команд перехода, широко распространенные в программном обеспечении х86 .

Системная шина Системная шина Athlon - первая системная шина на 200 МГц для х86-платформ .

Основанная на протоколе Digital Alpha EV6, первичная шина (FSB) - потенциально расширяемая до 400 МГц и более и, в отличие от разделяемой шины SMP (Symmetric Multi-Processing) проекта Pentium III, использует архитектуру «точка-точка», чтобы обеспечить широкую полосу пропускания для одно- и многопроцессорных х86 платформ .



Архитектура кэш-памяти Архитектура кэш-памяти Athlon существенно превосходит центральные процессоры шестого поколения - полноценный кэш первого уровня 128 Кбайт, в 4 раза больший, чем у Pentium III, и быстродействующий 64-битовый контроллер вторичного кэша 2-го уровня, поддерживающий от 512 Кбайт до 8 Мбайт .

© КСПТ Кузьмин А.А. 6 Основные элементы ядра Athlon (продолжение) Расширенный 3D Now!

В ответ на Streaming SIMD Extensions (Intel Pentium III) реализация 3DNow! в Athlon была модернизирована добавлением 24 новых команд к исходной 21 инструкции 3DNow!

Athlon был первоначально доступен в диапазонах скорости 500, 550 и 600 МГц, а немного позднее 650 МГц (все изготовлены по 0.25-мкм технологии) .

К концу 1999 года AMD еще более повысила частоту: его ядро К75 (750 МГц) явилось первым процессором, построенным с использованием алюминиевой 6-слойной технологии 0.18- мкм .

Утверждение о том, что это был самый быстрый х86 совместимый центральный процессора тысячелетия, спорно, поскольку Intel быстро ответила выпуском 800 МГц Pentium III. Однако AMD вскоре вернула лидерство в 2000 году выпуском версий на 800 и 850 МГц и преуспела в опережении Intel в преодолении барьера 1 ГГц буквально через несколько недель .

–  –  –

© КСПТ Кузьмин А.А. 10 Прочие особенности К8 Контроллер памяти интегрирован в сам процессор .

Традиционно он располагается в «северном мосте» чипсета на системной плате. Собственно, контроллер памяти - это основной функциональный блок «северного моста» (в чипсетах Intel его так и называют - МСН, Memory Controller Hub); встроенный порт («линк») шины Hyper Transport универсальной шины межчипового соединения .

В процессорах К8 Opteron может быть до 3-4 портов НТ, что позволяет комбинировать их в кластерные структуры .

–  –  –

Архитектура К8 разработана с перспективой создания многоядерных процессоров и многопроцессорных систем: если центральные процессоры Intel Хеоn может продемонстрировать лишь 11 процентов увеличения производительности при переходе к двум процессорам, то в случае с Opteron оно составляет 24 процента;

Усовершенствован блок предсказания переходов - для увеличения точности он содержит историю 16 000 переходов, а также 2000 адресов назначения .

Исполнение инструкций на конвейере К8 начинается с блока выборки инструкций. За один такт блок выбирает из кэш-памяти 16 байт данных и выделяет из них от одной до трех инструкций х86 - сколько в выбранных данных поместилось. Поскольку средняя длина команды х86 составляет 5-6 байт, то, как правило, блоку удается выбрать три команды за такт .





На втором такте конвейера выбранные команды распределяются по трем блокам декодирования инструкций. Самые сложные команды отправляются в декодер сложных команд (Vector Path), другие - в декодеры простых команд (Direct Path) .

© КСПТ Кузьмин А.А. 13 Архитектура AMD К8 (продолжение) Исходные х86-инструкции на завершающих этапах работы декодера К7/К8 переводятся в макрооперации (МакОП). Большинству х86-инструкций соответствует одна МакОП, некоторые преобразуются в 2 или 3, а наиболее сложные, например деление или тригонометрические, - в последовательность из нескольких десятков МакОП .

Макрооперации имеют фиксированную длину и регулярную структуру .

Условно можно считать, что в определенный момент МакОп может «расщепляться» на две микрооперации (МкОП). Как правило, в К7 и в К8 МакОП содержит две МкОП – одну для АЛУ (ALU) (или блока плавающей запятой - FPU), другую - для УВА (устройства вычисления адреса, AGU - Address Generation Unit) .

За счет конвейеризации возможны ситуации, когда одновременно в разных блоках процессора будут выполняться до двух десятков команд - и в К7, и в К8 имеется десять исполнительных устройств - три ALU, три FPU, три AGU и отдельный блок умножения .

Подобно тому, как объединение двух отдельных МкОП в одну МакОП дает явные преимущества, точно так же дела обстоят и с самими МакОП - практически везде они выступают не в виде самостоятельных единиц, а в виде группы. Группу образуют три МакОП, которые одновременно запускаются на параллельные каналы .

© КСПТ Кузьмин А.А. 14 Архитектура AMD К8 (продолжение) Вся дальнейшая работа идет не с одиночными, а с «тройками» МакОП («линиями», line). Такая «линия», с точки зрения центрального управляющего блока процессора - ICU (Instruction Control Unit) воспринимается как единое целое: все основные действия выполняются именно над «линиями», в первую очередь выделение внутренних ресурсов .

Сгенерированные «линии» от декодеров по одной за такт поступают в блок управления командами - Instructions Control Unit (ICU), где подготовленные к исполнению линии накапливаются в специальной очереди (24 линии) .

Из очереди в 24 линии по три МакОП в каждой ICU выбирает в наиболее удобной для исполнения последовательности (одна-три МакОП) и пересылает их либо на АЛУ, либо на блок плавающей запятой в зависимости от типа микрооперации. В случае АЛУ микрооперации сразу же попадают в очередь планировщика (шесть элементов по три МакОП), который подготавливает необходимые для исполнения микрооперации ресурсы, дожидается их готовности и только потом отправляет. Причем при исполнении одной МакОП на самом деле может происходить исполнение сразу двух действий (МкОП).




Похожие работы:

«ИСТОЧНИК ВТОРИЧНОГО ЭЛЕКТРОПИТАНИЯ РЕЗЕРВИРОВАННЫЙ SKAT-V.12DC-4 ICE РУКОВОДСТВО ПО ЭКСПЛУАТАЦИИ ФИАШ. 436237.019 РЭ Настоящее руководство по эксплуатации предназначено для ознакомления с основными техническими характеристиками и из...»

«МЕЖГОСУДАРСТВЕННЫЙ СОВЕТ ПО СТАНДАРТИЗАЦИИ, МЕТРОЛОГИИ И СЕРТИФИКАЦИИ (МГС) INTERSTATE COUNCIL FOR STANDARDIZATION, METROLOGY AND CERTIFICATION (ISC) ГОСТ 26671МЕЖГОСУДАРСТВЕННЫЙ СТАНДАРТ ПРОДУКТЫ ПЕРЕРАБОТКИ ФРУКТОВ И ОВОЩЕЙ, КОНСЕРВЫ МЯСНЫЕ И МЯСОРАСТИТЕЛЬНЫЕ Подготовка проб для лабораторны х анализов Издание оф ициальное М о скв а С та н д а...»

«Закрытое акционерное общество "Топливно-энергетический консорциум" ЗАО "ТЭК" СТАНДАРТ ОРГАНИЗАЦИИ СТО 64601240-001-2013 ЭЛАСТОМЕРНЫЙ МОДИФИКАТОР БИТУМА RUBIND Технические условия г. Москва СТО 64601240-001-2013 Предисловие Цели и принципы стандартизации в Российской Федерации установлены Федеральным законом от 27 декабря 2002г....»

«сообщения объединенного института Р9-93-374 А.В.Демьянов, А.Е.Дребушко, Г.А.Кононенко, Т.Н.Мамедов, В.С.Роганов ПУЧКИ СЕПАРИРОВАННЫХ МЮОНОВ НЕБОЛЬШИХ РАЗМЕРОВ В НИЗКОФОНОВОЙ ЛАБОРАТОРИИ ФАЗОТРОНА ОИЯИ 1. Введение Ряд экспериментов, проводимых на сепарированном июонном пуч...»

«OOO "МЕМПЭКС" Производственная база и сервисный центр в РБ БЕСТРАНШЕЙНЫЕ ТЕХНОЛОГИИ 223049 Малиновка, ул. Привольная 2А тел. + 375 (17) 542-35-24 220004 г. Минск, РБ, ул. Раковская, 34 факс: + 375 (17) 512-64-50 УНП 100944009, ОКПО 37328184 e-mail: p...»

«Олег Черепанов ПРИНЦИП ВИРТУАЛЬНОГО МАСШТАБА И СИСТЕМА ЕДИНИЦ АРИФМОМЕТРИЧЕСКОЙ ТЕОРИИ ОТНОСИТЕЛЬНОГО ДВИЖЕНИЯ Слова-синонимы "мера", "эталон", "масштаб", "единица измерения" и т. д. обозначают объект, количество и...»

«HP Officejet 7200 All-in-One series HP Officejet 7200 All-in-One series Руководство пользователя © Hewlett-Packard Development Примечание . Информация о заземленную розетку. Company, L.P., 2004 г. соответствии нормам приведена При возникновении...»

«Министерство образования и науки Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский авиационный институт (национальный исследовательский университет)" УТВЕРЖДАЮ Проректор по учебной работе по учебной работе Козорез Д.А. ““ _20 РАБОЧА...»




 
2019 www.mash.dobrota.biz - «Бесплатная электронная библиотека - онлайн публикации»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.