WWW.MASH.DOBROTA.BIZ
БЕСПЛАТНАЯ  ИНТЕРНЕТ  БИБЛИОТЕКА - онлайн публикации
 

«1) по месторасположению по отношению к вычислительному устройству: а) внешние ЗУ, б) внутренние ЗУ; 2) по назначению: а) сверхоперативные ЗУ (СОЗУ) – имеют быстродействие, ...»

Запоминающие устройства (ЗУ)

ЗУ классифицируют:

1) по месторасположению по отношению к вычислительному устройству:

а) внешние ЗУ,

б) внутренние ЗУ;

2) по назначению:

а) сверхоперативные ЗУ (СОЗУ) – имеют быстродействие, соизмеримое

с быстродействием вычислительного устройства. Служат для хранения результатов

его промежуточных операций. В микропроцессорах (МП) роль СОЗУ выполняет

регистровая память – встроенные в кристалл МП регистры общего назначения .

б) оперативные ЗУ (ОЗУ) – энергозависимые ЗУ, служащие для первоначального сохранения вводимой информации. При потере питания информация теряется .

в) постоянные ЗУ (ПЗУ) – энергонезависимые ЗУ, служащие для хранения неизменной информации;

г) буферные ЗУ (БЗУ) – предназначены для промежуточного хранения информации при ее обмене между устройствами, работающими с разной скоростью .

Эту роль выполняют регистровые схемы или ОЗУ малого объема;

д) внешние ЗУ (ВЗУ) – служат для хранения большого объема информации на внешнем по отношению к вычислительному устройству носителе, как правило, магнитном; 1 Запоминающие устройства (ЗУ)

ЗУ классифицируют:

3) по физическим принципам действия:

а) магнитные,

б) полупроводниковые,

в) оптические;

4) по способу хранения информации:

а) статические,



б) динамические;

5) по способу доступа к ячейке:

а) адресные ЗУ – код на адресном входе указывает ячейку, с которой ведется обмен данными;

б) последовательные ЗУ – когда осуществляется последовательное обращение к ячейкам до тех пор, пока не произойдет обращение к нужной ячейке с заданным адресом;

в) ассоциативные ЗУ – поиск информации происходит по некоторому признаку, а не по ее расположению в памяти .

Адресные ЗУ

1. Адресуемую память можно разделить на две группы:

• оперативные запоминающие устройства (ОЗУ) – RAM (random access memory);

• постоянные запоминающие устройства (ПЗУ) – ROM (read-only memory) .

При отключении напряжения питания информация, хранящаяся в ПЗУ, не исчезает .

Информация в ОЗУ является временной, поскольку она исчезает при отключении напряжения питания. Данные можно как записать в ОЗУ, так и прочесть их из него .

ОЗУ иногда называют запоминающим устройством с произвольной выборкой .

Это название сохранилось с более ранних времен. В настоящее время доступность ячеек обоих типов адресуемой памяти является произвольной. Организация ОЗУ и ПЗУ позволяет быстро найти требуемую ячейку памяти по ее адресу. Поскольку адреса ячеек шифруются двоичным кодом, объем адресуемой памяти всегда определяется числом, являющимся степенью 2 .

• ЗУ с поразрядной организацией по каждому адресу хранят только один бит информации .

• ЗУ с пословной организацией по каждому адресу хранят 4,8, 16 или 32 бита информации .

Адресные ЗУ Оперативные запоминающие устройства RAM делятся на статические – SRAM (Static RAM) и динамические – DRAM (Dynamic RAM) .

В статических ОЗУ запоминающими элементами являются триггеры. В динамических ОЗУ данные хранят в виде зарядов конденсаторов, образуемых элементами МОП-структур .

Запоминающие конденсаторы разряжаются, поэтому каждые несколько миллисекунд данные должны регенерироваться .



Плотность упаковки динамических элементов памяти в несколько раз выше, чем статических .

Динамические ОЗУ характеризуются наибольшей информационной емкостью и невысокой стоимостью, но имеют большее энергопотребление и меньшее быстродействие .

Постоянная память типа ROM имеет следующие разновидности:

1. Программируемые при изготовлении ИМС с помощью одной из масок. Эта память типа ПЗУМ (ПЗУ масочные) – ROM(M) .

2. Память, программируемая пользователем (ППЗУ – программируемые ПЗУ):

– PROM – содержимое записывается однократно в память,

– EPROM и EEPROM – содержимое может быть заменено путем стирания информации и записи новой .

В EPROM – стирание происходит путем облучения кристалла ультрафиолетовыми лучами (РПЗУ-УФ – репрограммируемые ПЗУ с УФ стиранием) .

В EEPROM – стирание происходит электрическими сигналами (РПЗУ-ЭС – репрограммируемые ПЗУ с электрическим стиранием) .

Запись данных для EPROM и EEPROM производится электрическими сигналами .

Последовательные ЗУ

2. Последовательные ЗУ:

• FIFO;

• Стековые (LIFO);

• Файловые;

• Циклические .

В FIFO запись в буфер становится сразу доступной для чтения, т.е. поступает в конец цепочки (First In – First Out) – «первый пришел – первый вышел» .

В файловых – данные поступают в начало цепочки .

В циклических ЗУ – слова доступны одно за другим с постоянным периодом, определяемым емкостью памяти. К такому типу относится видеопамять (VRAM) .

В стековых ЗУ считывание происходит в обратном порядке (последний принят – первый вышел) – LIFO (Last In – First Out) .

Структуры ЗУ Рассмотрим структуру и принцип построения ЗУ на примере статического ОЗУ. Основным элементом ЗУ является матричный накопитель. Накопитель имеют форму матрицы (2-координатная адресация) .

Все адреса внутри делятся на две части: одна часть определяет номер строки, другая – номер столбца .

Поэтому в схему ЗУ всегда входят два дешифратора: дешифратор строк и дешифратор столбцов .

Такую структуру также называют 3D-структурой. Искомые ячейки находятся на пересечениях соответствующих строк и столбцов .

–  –  –

Принцип организации матричного накопителя 7 Структуры ЗУ Помимо сигналов R/W в ЗУ используется сигнал CS (выбор кристалла), позволяющий выбрать тот или иной элемент памяти. При CS = 0 все выходы ячеек памяти данного элемента находятся в высокоимпедансном состоянии. Этот сигнал позволяет подключать несколько ЗУ к одной системной шине .

Оба сигнала R/W и CS принимают участие в выработке сигнала WE (разрешение записи), который дает разрешение D-триггеру пропустить данные к ячейке памяти. В ЗУ с пословной организацией ячейка памяти состоит из нескольких поразрядных ячеек, включенных параллельно. В ПЗУ линия R/W может отсутствовать. Линии входных данных Din элементов памяти объединены вместе, линии выходных данных Dout также объединены вместе, а сигнал R/W переключает соответствующие выходы в высокоимпедансное состояние в режиме записи информации (EN = 0 – Z-состояние) .





–  –  –

Эквивалентная схема элемента памяти Структуры ЗУ В случае, когда количество столбцов (или строк) в накопителе равно 1, т.е. используется 1-координатная адресация, структуру накопителя называют 2D-структурой .

–  –  –

Диаграммы сигналов при операциях чтения и записи Запоминающие устройства (ЗУ) Чтение

• Поскольку внутри схемы существуют определенные задержки на распространение сигналов, время между выставлением адреса ячейки на соответствующих линиях до появления достоверных данных на выходных линиях должно быть равно заранее определенному времени tAA, называемому временем выборки адреса .

Запись

• Время между выставлением адреса ячейки и установлением низкого уровня сигнала на линии R/W, разрешающего чтение-запись информации, определяется временем установления сигнала записи tAS .

• Сигнал па линии R/W должен оставаться низким в течение интервала времени tWP,

• называемого длительностью сигнала записи .

• Данные считываются по положительному перепаду напряжения на линии R/W .

Перед этим (до перепада) они не должны меняться в течение времени tDW – времени удержания данных для операции записи .

• После переключения уровня сигнала на линии R/W сигналы на линиях данных и адреса должны сохранять свои значения в течение времени tH, называемого временем сохранения данных .

Минимальное общее время операции записи в ЗУ определяется выражением:

tW = tAS + tWP + tH Это время называется временем цикла записи .

Запоминающие устройства (ЗУ)

УГО ИМС ОЗУ

Емкость ЗУ 28·1 = 256 бит Емкость ЗУ 24·4 = 64 бит Емкость ЗУ 24·24·1 = 256 бит Разрядность данных 1, Разрядность данных 4, Разрядность данных 1, 1-координатная адресация 1-координатная адресация 2-координатная адресация Способы увеличения емкости (информационного объема) ЗУ

1.Увеличение разрядности данных

2.Увеличение разрядности шины адреса

3.Комбинированный Увеличение разрядности данных

–  –  –

Увеличение разрядности достигается за счет параллельного соединения N микросхем ЗУ (в данном случае 8). На все микросхемы ЗУ подается одинаковый адрес, входы CS и WR/RD соединяются между собой. Емкость 1 ИМС M1 = 210·1 = 1024 бит. Емкость всей представленной структуры определятся как M = 210·1·8 = 8192 бит = 1 Кбайт Увеличение разрядности шины адреса Разрядность 1 микросхемы ЗУ – 8 разрядов данных и 8 разрядов адреса .

Тогда емкость 1 ИМС M1 = 28·8 = 2048 бит = 2 Кбит .

Разрядность шины адреса увеличивается за счет использования дешифратора DC, на входы которого подаются старшие разряды ША. Входы CS ИМС ЗУ подключаются к соответствующим выходам DC .

Вход Е дешифратора используется как вход разрешения работы всей схемы и идентифицируется внешними устройствами как вход выбора кристалла CS. Входы WR/RD соединяются между собой. Входы данных DI микросхем ОЗУ на рисунке не показаны, они могут быть, а могут и отсутствовать в случае, если ШД двунаправленная. Одноименные выходы данных D0-D7 микросхем подключаются к общей шине (одноименные соединяются между собой). Емкость всей структуры будет M = 28·8·4 = 8192 бит = 1 Кбайт Комбинированный способ увеличения емкости ЗУ Комбинированный способ увеличения емкости ЗУ Увеличивается как разрядность данных, так и разрядность шины адреса .

Разрядность 1 микросхемы ЗУ – 1 разряд данных и 8 разрядов адреса. Тогда емкость 1 ИМС M1 = 28·1= 256 бит. Разрядность данных увеличивается за счет параллельного включения N микросхем ЗУ, т.е. каждый блок состоит из N параллельно включенных микросхем (в данном случае 8). Емкость каждого блока будет определяться как MБ = 28·1·8 = 2048 бит = 2 Кбит Входы CS микросхем в каждом блоке соединяются между собой и подключаются к соответствующим выходам дешифратора CS1-CS4. Таким образом, на два разряда увеличивается разрядность шины адреса. Аналогично, используя дешифратор на 8 выходов можно увеличить разрядность ША на 3 разряда. На входы DC подаются старшие разряды ША .

Вход Е дешифратора используется как вход разрешения работы всей схемы и идентифицируется внешними устройствами как вход выбора кристалла CS .

На все микросхемы всех блоков подается одинаковый адрес A0-A7. Входы WR/RD всех ИМС соединяются между собой.

Емкость всей структуры:

M = MБ·4 = 8192 бит = 1 Кбайт






Похожие работы:

«Муниципальное бюджетное общеобразовательное учреждение г. Кургана "Средняя общеобразовательная школа №_" Рабочая программа учебного предмета "Изобразительное искусство" для 5-7 классов Авторы составители: Ф.И.О., должность, квалификационная категория, звание Курган ПОЯСНИТЕЛЬНАЯ ЗАПИСКА Рабоч...»

«OSS/BSS ТЕХНОЛОГИИ OSS/BSS ТЕХНОЛОГИИ Уровень-посредник в OSS А.А. Атцик Руководитель аналитической группы НТЦ АРГУС Подпрограммное обеспечение (сокр. ППО; англ. middleware также переводится как промежуточное ПО, связующее ПО, межплатформ(ен)ное ПО) – в информатике, слой программного обеспечения, состоящий из агентов,...»

«2015-2016 Основы программной инженерии 7-ой семестр Лекции Технологии разработки ПО 9-ый семестр Лекции Курсовой проект 10-ый семестр Лекции Курсовой проект Ицыксон В.М. ТРПО/ОПИ © 2015-2016 Предшествующие дисциплины Программирование на языке высокого уровня Технология программи...»

«Утверждаю Директор АНО ВО "Университет Иннополис" Д.С. Кондратьев "_" _2015 года Положение о проведении конкурса "Innopolis Cup"1. Общие положения 1.1. Настоящее положение определяет порядок организации и проведения конкурса "Innopolis Cup" (Иннополис Кап) (далее – Конкурс), критерии отбора участников и условия...»

«Всероссийская олимпиада школьников по информатике 2010/2011 учебного года. Региональный этап, второй тур, 23 января 2011 г. Задача 5. Шахматная доска chess.in Имя входного файла: chess.out Имя выходного файла: Ограничение по времени: 2 секунды Ограничение по памяти: 25...»

«Министерство образования и науки Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования "Тихоокеанский государственный университет" Е. Г. Агапова ВЫЧИСЛИТЕЛЬНАЯ МАТЕМАТИКА Утверждено издательско-библиотечным со...»

«ПРОГРАММНЫЕ СИСТЕМЫ: ТЕОРИЯ И ПРИЛОЖЕНИЯ ISSN 2079-3316 №1(32), 2017, с. 47–62 УДК 519.68 Д. Ю. Князьков Эффективный расчет двумерного БПФ на однородном или гетерогенном вычислительном кластере Аннотация. Рассмотрена задача осуществления двумерного БПФ матрицы на суперкомпьютере. Исследована зависимость време...»

«Перечень направлений подготовки (специальностей) по образовательным программам высшего профессионального образования, на которые НИЯУ МИФИ объявляет прием. НИЯУ МИФИ (Москва) ФАКУЛЬТЕТ АВТОМАТИКИ, "А" Ядерные физика и технологии Электроника и автоматика физиче...»

«Министерство образования и науки Российской Федерации Омский государственный институт сервиса Кафедра прикладной информатики и математики С. Х. Мухаметдинова, В. А. Филимонов КРОСС-ТЕХНОЛОГИИ СИТУАЦИОННОГО ЦЕНТРА В УПРАВЛЕНИИ КОЛЛЕКТИВНОЙ ПРОЕКТНОЙ ДЕЯТЕЛЬНОСТЬЮ Омск ОГИС УДК 681.3.004.8 ББК 32.81 М 92 Научный редактор – д-р физ.-...»




 
2019 www.mash.dobrota.biz - «Бесплатная электронная библиотека - онлайн публикации»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.